⑩ 日本国特許庁(JP)

① 特許出額公開

⑫ 公 開 特 許 公 報 (A)

昭62-52798

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)3月7日

G 11 C 17/00

101

6549-5B

零査請求 未請求 発明の数 1 (全7頁)

❷発明の名称 半導体記憶装置

②特 顋 昭60-192813

❷出 顧 昭60(1985)8月30日

切発 明 者 小 林

和 男

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス

アイ研究所内

砂発 明 者 寺 田

康

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

の発明者 中山

武 志

伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

①出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄

外2名

明総調

1. 発明の名称

半導体配值發展

2、特許額求の範囲

(1) 複数の記憶業子を含み、アドレス信号 によって選択された記憶素子へのデータの搬込み および消去が可能な半準体記憶装置であって、

前記複数の記憶兼子のうち、予め定める数の記憶兼子からの誘出データがすべて2歳のうちの一方の域と同じであるか否かを検出して、データの 電込みおよび消去を確認する確認手段を備えた、 半導体記憶装置。

(2) 前記確四手及は、前記説出データを 1 パイトとして、それらがすべて 2 値のうちの一方の値と同じであるか否かに応じて、データの書込みおよび尚去を確認するようにした、特許研究の範囲第 1 項記載の半導体記憶装置。

(3) 前紀爾茲手及は、

前記予め定める記憶案子に製込むべき入力ディータに、前記2 値のうちの他方の値を含むか否か

を検出する検出手段と、

前記検出手段からの検出出力に応じて、前記 2 値のうちの復方の匿を含む前記入力データのア ドレスをストアするアドレスストア手段を含む、 特許額求の範囲第1項または第2項記載の平導体 記憶装置。

3. 発明の詳細な説明

【産業上の利用分野】

この発明は半導体配便装置に関し、特に、5Vの単一電販を用いてデータの自込みおよび消去が可能なEEPROMのような半導体配便装置に関する。

【従来技術の説明】

EEPROMは、電気的に普込み/将去が可能な不揮発性メモリであって、一般に、そのメモリ いっというとは、電荷を著えるために、鉄電体に であるためには銀球をその内部に含み、等積速荷の正負 によって情報の不算発な記憶を実現している。こ の容積された電荷の正負により、メモリトランジ スタのしきい値 V thが異なることを利用して、成

特開昭62-52798 (2)

る電位 メモリトランタスタに与えたときに流れる電波をセンスアンプで増幅し、メモリトランタスタのON/OFFを検知して、情報の提出しを行なう。

以下、メモリトランジスタに負の電荷が普積されて、しきい値Vthが正である状態を調査状態とし、情報"1"が記憶されているものとし、メモ

リトランジスタに正の定なが替換されて、しきい 値Vihが負である状態を割込状態とし、保格"O" が記憶されているものとする。

第4回は従来のEEPROMの自込/掲去確認 図路を示すアロック図である。

この第4回に示した審込/過去確認回路は、 j EEE Journal of solid-state circuits, Vol. SC-17, No.5 Oct. 1982 p 828-838に記載されているものである。

 3 4 図において、1 / Oバッファ1はデータ入 出力部であって、入力データDIをデータラッチ - 9 に与える。データラッチ9 は入力データDIを ラッチするものである。データラッチ9 にラッチ された出力は、入力データを反転したデータDI を出力する。このデータ出力DIはNA-NDゲート10の一方入力増に与えられる。

センスアンプ 2 はメモリセル (図示せす) からの 映出 データ を解解する もので ある。センスアンプ 2 で 増幅された 鉄出データ R I は X O R ゲート1 1 の一方入力媒に与えられる。この X O R ゲー

ト11は1ピットの製込みが発金であるかかを反称するものである。XORゲート11からの出力ElはNORゲート25に与えられる。であるかが一ト25に与えられる。全であるかを刊足するためのものでありれる。全の出力にはみが、表別の関係のである。に与えば、対策去割りの路6に与えがあるのである。は、対策を対しては、対策を対している。というなどは、可能込みが、対策を制制の路6から出力値与える。 はの NANDゲート10の 位方入力館に与えられる。

この出力信号」は、名込サイクルの最初において、"O"となり、満去が確認されたときに"1"となる。また、独込み/満去制制回路6から出力は号Cを制造のNORゲート12に与える。この出力信号Cはメモリセルからの設出データを比較するときに"O"となる。また、会込み/満去制御回路6からレディ/ビジー信号はメモリセルに正しいデータの会込まれたことが確認されたときに、"O"

から"1"に反転する。

次に、第4回に示した従来の書込み/樹去電図 回路の動作について説明する。

便に、 i 番目のピットの選去が不完全であり、 跳出データRI が " O " のとき、 X O R ゲート 1 1 の出力 E I は " 1 " である。このとき、たとえ

各ピットの消去が充全であって、各ピットからの独出データRIがすべて"1"になったときには、各ピットからの信号EIがすべて"0"となり、NORゲート12の出力が"1"となる。このとき、出力信号Jを反転し、"1"とする。こうして、当該1パイトの全ピットが消去状態"1"であることの確認を行なう。

次に、"O" 書込サイクルとなるが、入力データ Di が各ピットとも"1" のとき、書込みをする必要はない。入力データ Di は"O" のため、

出力 E I も " O " となる。名ピットの X O R ゲート 1 1 の出力 E I が " O " となれば、 N O R ゲート 1 2 の出力 K は " 1 " となって、データ比較 サイクルが終了したとき、レディンピジー信号は " 1 " となり、 " O " 書込サイクルが終了し、このパイトの書込サイクルを終了する。

[発明が解決しようとする問題点]

世来の書込み/商去確認回路は、上述のごとくのはなされているので、データラッチ9、NANDグート111は、1パイト 8~個の要であり、さらに18パイトあるのペータのでは、100円のでは、

それゆえに、この発明の主たる目的は、信仰性を振なうことなく、数込み/満去の確認する概能と、 為込みの終了を知らせる個号を出力する機能とを有し、 高集優化しやすい半導体記憶研覧を提

NANDゲート10の出力は"1"のままであり、 読出データRi は"1"であるから、XORゲート11の出力E!は"0"となり、NORゲート 12の出力Kは"1"となる。データ比較サイク ルの載了時に、信号Cが"1"になったとき、レ ディノビジー信号を"1"として、このパイトの 貴込サイクルを終了する。

一方、入力データDIが"O"のとき、入力データDIは"1"となり、NANDゲート10の出力は"O"になる。メモリセルは震去状態であるから、映出データRIは"1"となり、NORゲート11の出力EIは"1"となり、NORゲート12の出力Kは"O"となる。次に、事力で、データ出数サイクルが終了したとき、レディンとを開始サイクルが終了したとき、レディンとを開始する。

メモリセルに高電圧が印知され、"O" #込みが完全に行なわれた後は、メモリセルからの該出データR 1 は"O"となり、XORゲート 1 1 の

供することである。

[問題点を解決するための手段]

この 免明に 係る 半導体 配信 装置は、 複数 の 記憶 無子 のうち 予め 定める 数の 記憶 乗子 からの 洗出 データ がすべて 2 値のうちの一方の 値と 同じである かるかを検出し、 それによって データの 書込み および 概去を確認するようにしたものである。

[作用]

この発明に係る半導体記憶被置は、 書込み / 消去の程程を、 各記憶業子からの映出データがすべて 2 値のうちの一方の観と同じであるか否かに応じて実行するものである。

[実施例]

を計数するものである。

第2数はこの発明の一実施明を用いた単導体記 信装置の全体の構成の一例を示すプロック図であ る。第2回において、メアドレスはメアドレスバ ッファ 3 1を介して X アドレスラッチ 3 2にラッ チされ、Xデコーダ33に与えられる。Xデコー ダ33はメモリセルアレイ34のX方向のアドレ スを指定するものである。また、前途の第1回に 示した Y アドレス 転送制物四路 7 に ストアされて いるアドレスはYアドレスラッチ35にラッチさ れ、Yアドレスバッファ36を介してコラムデコ ーダ37に与えられる。コラムデコーダ37はY アドレスに基づいてコラムをデコードし、コラム ラッチ38に与える。メモリセルアレイ34は、ニーニ このコラムラッチ38にラッチされたコラムと前 近のメデコーダ33からのデコード出力に基づい て、アドレス指定される。

第3 因はこの発明の一実施所の助作を説明する ためのフローチャートである。

次に、第1数ないし第3回を参照して、この発

明の一実施研の具体的な動作について説明する。

ページモード育込みでは、Xアドレスをホールドした状態で、1ページ分のデータがそれぞれコラムラッチ38にストアされる。その後、メモリセルアレイ34へのデータの歯込みがなされる。 前者を外部着込みと称し、後者を内部盤込みと称する。

外部書込みでは、タイマ8からの信号18によずって200 μ 砂の雨面に行なう。すなちに"1"を3つのサイクルの最初に、データしたデータロートの最初に、データが1"を3を3を3を4、入る。が"1"を3を3を3を4、入力がである。で、カータがではない。このデータに、カータがではない。このデータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでをである。で、カータがでは、カータがでは、カータがでは、カータがでは、カータがである。このデースを100では、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カータがでは、カースを100では、カー

書込み/消去制御問答 6 は、データラッチ 5 からの信号 G に基づいて、データラッチ 5 に * 0 * パストアされていれば、そのときのソアドレスをソアドレス 転送制 御回路 7 からソアドレスラッチ 3 5 に転送し、それをラッチさせる。これを 2 0 0 4 秒の間模 返し、1 ページのデータをコラムラッチ 3 8 にストアする。

このようにして、1ページのデータがすべて
"1"であるかあるいは"0"を含むかにラックのデータがにつって
内部自はデータラッチ 5にラックラッチ
5の出力 Gが"1"であれば、1ページのデータ
はすべて"1"であり、"0"であればして、1ページのデータは"0"を含むパイトのうち、最初の中の"0"を含むパイトのうち、スラックにストフされている。

次に、200 μ秒の期面の終了とともに、内部 自込モードに入る。このモードでは、メモリセル アレイ34への自込みがなされるので、減った自

特開昭62-52798 (5)

込みを、いからの 3 4 のでは、 ママママ 2 3 4 のの 4 のの

もし、NANDゲート4の出力が"1"であって、消去が完全に行なわれており、データラッチ5の出力Gが"1"のときには、入力データがすべて1"であるので、レディンピジー個号を"1"にして、3公みを終了する。データラッチ5の出

カが"O"のときには、さらに書込みを行なう。このとき、メモリセルには"O"を書込む。そして、別にラッチされたソアドレスを用いて、1ページのうちの1パイトのメモリセルを現出し、N グート4 はその入力がすべて"1"のときには、アイト4 はその入力がすべてが"1"のときには、アイト4 はみを構返し、"O"のときみを様でる。

上述のごとく、この発明の一次値例においては、 " O " の な込みを、 1 バイトのうち 1 ビット が_ " O " に 変わったことで 隆森することとなる。

なお、上述の説明では、NANDゲート3...4 を用いるようにしたか、ANDグートを用いるよう うにしてもよい。

[発射の効果]


以上のように、この発明によれば、複数の記録 景子のうち予め定める数の記憶素子からの設出データがすべて2歳のうちの一方の値と同じである か否かを検出して、データの書込みおよび削去を

確認するようにしたので、ペータモードにおける 雷込みの確認を容易にでき、かつ自込み/ 消去程 認回路のチップに占める面積も少なくすることが できる。


4 . 図面の賃単な説明「


第1 図はこの発明の一実施例の繋略プロック図である。第2 図はこの発明の一実施例が適用された 単準 体配質被要の全体の機成の一例を示すの かか するの 第3 図はこの発明の一変 勝例の 第4 図は従来の 都込み/消去職 歴 四 2 の 4 次 ク 図である。

図において、1は1/〇パッファ、2はセンスフンプ、3,4はNANDゲート、5はデータシッチ、6は個込み/勝去納節回路、7はYアドレス のまど 解数回路、8はタイマ、31はXアドレスパッファ、32はXアドレスクッチ、36はYアドレスパッファ、37はコラムデューダ、38はコラムラッチを示す。



特開昭62-52798(6)





特許庁長官殿

1. 事件の表示

特願昭 60-192813号

2. 発明の名称

半導体記憶装置

. 3: 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

4. 代 理 人

住 所

氏 名

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許多)



01. 1. 18 5. 1. 18 5. 補正の対象

明相書の発明の許細な説明の概

- 6、補正の内容
- (1) 明報書第4頁第13行ないし第14行の「データラッチ9にラッチされた出力は、」を「データラッチ9は、」に打正する。
- (2) 明朝書第5頁第2行の『反転する』を 「判定する」に訂正する。
- (3) 明報を第5頁第3行をよび第4行の「NÓRゲート25」を「NORゲート12」に 訂正する。
- (4) 明報書第8頁第4行ないし第5行の 「チップイネーブル(CE)およびライトイネー ブル(WE)」を「チップイネーブル信号(CE) およびライトイネーブル信号(WE)」に訂正する。
- (5) 明視書第6頁第7行の「WE」を「W E」に訂正する。
- (6) 明報書第8頁第12行の「Dijを 「Dijに訂正する。

3 からのデコード出力に基づいて、アドレス指定される。

(1.0) 明報書が13頁第9行の「200µ 秒」を「たとえば200µ秒」に訂正する。

(11) 明報程第14頁第1行ないし第5行の「書込/満去制御函路6は、…それをラッチさせる。」を下記の文章に訂正する。

15

選込 / 調 去 制 野 回 路 6 は、 データ ラッチ 5 からの 信 号 G に 甚 づいて、 データ ラッチ 5 に " 0 " が ストア されていれば、 その ときの Y アドレス を Y アドレス 転送 制 関 回 路 7 に よって、 Y アドレス パッファ 3 6 を 介 して Y アドレス ラッチ 3 5 に 転送し、それを ラッチ 3 せる。

(12) 明報書第16頁第3行の「別に」を「Yアドレスラッチに」に打正する。

(13) 明報書第16頁第6行の「その入力が」を「その徒出データRIが」に訂正する。

(14) 明福銀第16頁第7行の「入力のすべて」を「RIのすべて」に訂正する。

(7) 明報書第7頁第20行および第8頁第 8行ないし第9行の「入力データDI」を「データラッチ9の出力DI」に訂正する。

(8) 明報書第11頁第18行の「ストアし」 を「ストアさせ」に訂正する。


(9) 明朝職第12頁第8行ないし第17行の「また、前述の…アドレス指定される。」を下記の文章に訂正する。

15

- (54) SEMICONDUCTOR MEMORY DEVICE
 - (11) **62-52798** (A) (43) 7.3.1987
- (21) Appl. No. 60.192813 (22) 30.8.1985 (71) MITSUBISHI ELECTRIC CORP (72) KAZUO KOBAYASHI(2)
 - (51) Int. Cl⁻. G11C17/00

PURPOSE: To facilitate the confirmation of write in a page mode and to reduce the area of a write/erase confirming circuit by detecting whether read out data from prescribed number of storage cells out of plural storage cells are equal with either of all binary and confirming the write and the erase of the

to a NAND gate 4, and the NAND gate 4 decides whether all of the readout CONSTITUTION: A readout data Ri read out from a sense amplifier 2 is given data of one byte is "1" or not. The output signal H of the NAND gate 4 is given to a write/erase control circuit 6. Relating to the write/erase control circuit 6, a Y address transfer control circuit 7 and a timer 8 are provided. The Y address transfer control circuit 7 stores the address of an input data including "0", performing a readout with the address and the timer 8 counts a time for the operation of the write/erase control circuit 6.



1: 1/O puffer, 3: NAND gate a, 5: data latch, c: outside input, d: (memory cell)